| |
Klassenbibliothek für C++, die neue Datentypen integriert), die es ermöglicht, Systemkomponenten
unterschiedlichster Abstraktionsebenen, Entwurfsdomänen und Applikationsbereiche zu vereinigen.
Dies geschieht innerhalb eines einheitlichen Systemmodells. Hierbei wird auch eine frühzeitige
Simulation des Entwurfs ermöglicht (vgl. auch www.SystemC.org).
7. Entwurfswerkzeug ISE 5 von Xilinx
Laut Xilinx, soll ISE 5 (ISE 5.1i) die erste komplette Plattform für das SystemDesign sein. Neben
den Virtex-II Pro Bausteinen erlaubt die Software auch den Einsatz an anderen Xilinx Bausteinen.
ISE 5.1i verspricht weiterhin die jeweilige Bausteinperformance um über 20%, im Vergleich zu
konkurrierenden Produkten, zu steigern. Es ist
lauffähig unter den neueren Windowsversionen,
Solaris und Linux.
Es enthällt verschiedene Editoren, Navigatoren,
grafische Tools zum Design, Simulatoren, ein
Tool zur formalen Verifikation, ... Hier einige
Beispiele:
–
HDL-Editor welcher alle Eigenschaften
moderner Editoren besitzt, so wie
kontextsensitiv, Farbcodierungen, ... Er
unterstützt VHDL, VERILOG und ABEL.
–
Floorplaner: er erlaubt es grafisch, mittels
Drag&Drop, die Anordnung der
verschiedenen Logikblöcke zu optimieren.
–
Architecture Wizarrds erlauben es die Bausteinfunktionen von Virtex-II und Virtex-II Pro optimal
auszunutzen. (z.B. Digital Clock Manager)
–
FPGA Editor Probe erlaubt es einem in Echtzeit das Verhalten des Bausteines an bestimmten
Signalen zu überprüfen. Ausserdem kann man
mit ihm immer genau feststellen, was für
Schritte als nächstes anfallen.
–
PACE(= Pinout und Area Constraints Editor),
den Abbildung 7 zeigt. Der Editor ermöglicht
dem Anwender die Durchführung des
Floorplannings für I/Os und Logik. Hierbei
können auch die IO-Management-Funktionen
angewendet werden, welche eine grafisches
Management der Pins ermöglichen.
–
Chip Scope (Pro), ein Analyse- und Debugtool
auf Logikebene.
Abbildung 7: ISE5 Entwicklungswerkzeug von Xilinx
(PACE)
Abbildung 5: Chipscope Analysetool von Xilinx
|  |
|
| |
|
|
